- Technologien
-
|||
Logik-Design in FPGAs
Nicht nur für Bildverarbeitung
Speziallogik in universellen Bauteilen
Logik-Design mit FPGAs macht Spezialitäten integrierbar. ELTEC bietet:- Herstellerübergreifende Erfahrung: Xilinx, Altera, Lattice
- Entwicklung in VHDL sichert Portabilität über Herstellergrenzen
- Aufbau von großen Speichern mit SO-DIMMs im GByte-Bereich
- Kamera-Interfaces analog, LVDS parallel, LVDS seriell, Fiber-optisch, Netzwerk-basiert
- Kundenspezifische Framegrabber mit Bildverarbeitung in FPGA
- Interfaces zum Einbau in Kameras
- Feldbusse
- Implementierung von gesicherten Übertragungsprotokollen
- Framebuffer-Grafik in FPGA realisiert
Bildverarbeitung
Wenn alle Pixel eines großen Bildes mit demselben Algorithmus bearbeitet werden, ist Vorverarbeitung in FPGA-Hardware der Stand der Dinge.
- Implementierung von Framegrabbern direkt auf Motherboards als Teil der Sensorik
- Bildvorverarbeitung zur Kennlinienkorrektur von Sensorik
- Ikonische Verarbeitung (Bildverbesserung) bis zu Fehlerkorrekturen
- Komplexitäten bis zu 1 Million Gatter-Äquivalenten
- Pixelraten von bis zu 100 MP/s pro Kanal
- Anschluss von bis zu 16 Kameras parallel
- Einbindung von SO-DIMMS (DDR2) als Zwischenspeicher der Algorithmen
- Projektverantwortung vom Algorithmus über das Pflichtenheft bis hin zur Implementierung
Bus-Interfaces in FPGAs
PCs nutzen schnelle Standard-Busse: PCI Express hat gerade den parallelen PCI abgelöst. Beides geht mit FPGAs.
- Bus-Interfaces für PCI, PCI-X und PCI Express auf Basis von IP-Cores
- Einsatz verifizierter IP-Cores von spezialisierten Anbietern
- ELTEC-eigene IP-Cores für Fifos und DMA-Controller
- PCI Express in den Breiten x1, x4 und x8, je nach gewünschter Bandbreite.
- Datenraten zwischen 128 Mbyte/s (PCI) und 4 GByte/s (PCI Express x8)
- Interne Fifos zur Entkopplung der Datenströme
- DMA-Controller sorgt für zusammenhängende Bereiche im Adressraum
- DMA-Skripte bieten autarke Erfassung von MByte-großen Bildsequenzen
- Software erlaubt einfachen Zugriff auf DMA-Daten im logischen Adressraum
Download
![]() |
Newsletter FPGAs |
